# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-157439

(43) Date of publication of application: 30.06.1988

(51)Int.Cl.

H01L 21/88

(21)Application number : **61-304454** 

(71)Applicant: FUJITSU LTD

(22) Date of filing:

20.12.1986

(72)Inventor: HASEGAWA HITOSHI


# (54) MULTILAYER INTERCONNECTION STRUCTURE IN THROUGH HOLE

## (57) Abstract:

PURPOSE: To reduce the number of necessary through holes, eliminate the limitation of a through hole diameter, and manufacture excellently a mutilayer interconnection structure, by applying a multilayer structure to the wiring of

through holes.

CONSTITUTION: Wiring in the through hole 21 of a P-Si substrate 20 is formed as a multilayer structure wherein the respective wiring layers 24, 26 and 20 are stacked via the respective insulative layers 24, 2b and 28. On extending parts 26a, 26b, 28a and 28b to a rear surface 23, connection parts 35W38 to other wirings are formed so as to reach the surface 22 of the multilayer interconnections 24, 26 and 28. The wiring of through hole 21 is formed as a multilayer structure, and the number of necessary through holes 21 is reduced. Thereby the limitation of the diameter of through hole 21 is eliminated, and the multilayer interconnection structure is excellently manufactured.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

面特許出願公開

#### 昭63-157439 ② 公 開 特 許 公 報(A)

Mint Cl.

證別記号

庁内整理番号

母公開 昭和63年(1988)6月30日

H 81 L 21/88

J-6708-5F

審査請求 未請求 発明の数 1 (全5頁)

❷発明の名称

スルーホール内の多層配線構造

願 昭61-304454 ②特

願 昭61(1986)12月20日 22H

②発 明 Ш

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

富士通株式会社 ②出 願 入

神奈川県川崎市中原区上小田中1015番地

砂代 理 人 弁理士 井桁 貞一

1. 雅明の名称

スルーホール内の多層配線構造

2.特許請求範囲

基板(20)のスルーホール(21)内の配線 を複数の配線器(24,26.28)の夫々が絶 緑屋(25、27)を介して積層された多層構造 とし、且つ上記各記額題の上記基板の表面(22) 及び裏面(23)上への延在部(268,26b. 28 a. 28 b.) に、他の配額との接続部(35 ~38)を設けてなるスルーホール内の多間配線 做 浩。

3.発明の詳細な説明

(頻要)

木発明はスルーホール内の多層配線視遊におい て、スルーホール内の配線を多閣構造として、ス ルーホールの数を少なくすること及び越板表面の 微細配料を可能としたものである。

〔産業上の利用分野〕

本発明はスルーホールの内の多間配線構造に関

(従来の技術)

木 狂 明 者 は 先 に 、 第 4 図 に 示 す よ う に 、 半 導 体 マザーチップ1上に複数の半導体ディバイスチッ ア2.3.4を機関してなる構造の半導体装置を 提名した、この半導体ディバイスチップ2(3) 4)は、この上側に積配された半導体ディバイス チップとこの下側の半導体ディバイスチップとの 間の雷気的接続をとるため及び半導体ディバイス チップ自体内の半進体ディパイス部5との電気的 接続をとるため、内部配線を有している。内部配 縁は錐板のスルーホールー個所につき一配線であ る。 第1 図中、 6, 7, 8 はスルーホール、9, 10.11は夫々スルーホール6.7.8内の一 圏構造の内部配線である。

#### (発明が解決しようとする問題点)

このため、半導体ディバイスチップ2(3,4) には、上記の電気的接続に必要とされる数と同数 のスルーホールを形成することになる。このスル ーホールは例えばエッチングにより形成される。 こ、で特に半導体ディバイスチップの基板が 400 ~ 500 μと厚い場合には、スルーホールの程を小 とし、関り合うスルーホールの個の間隔を狭くす ることが特に図載となる。

このように、 スルーホールの数が多いこと、及びスルーホールの面隔が広いことにより、半導体ディバイスチップ 2 (3.4)の表面の配線を微観とすることが出来ないという問題点があった。

#### (問題点を解決するための手段)

本発明のスルーホール内の多層配線構造は、猛板のスルーホール内の配線を複数の配線面の夫々が絶縁頭を介して設置された多塵構造とし、且つ上記各配線層の上記銭板の表面及び裏面上への延在都に、他の配線との接続部を設けてなる。

を例えばエッチングにより形成する。配線を多層 構造とする関係で、スルーホール21の数は少な くてよく、例えば一つでもよく、またスルーホー ル21の径 は大きくてもよく、スルーホール 21は容易に形成される。なお、熱板20には半 準体ディパイス郡(図示せず)が形成されている。

次、第2図(8)に示すように、スルーホール 21の内局面及び碁板20の表面22及び雲面 23のうちスルーホール21の間口近傍部に n・ 拡放圏24を形成する。これが第1配線層を構成 する。

次いで、熱酸化を行って、第2図(C)に示すように、第1 格縁図としてのSIO:以25を、スルーホール21 の内周面及び基板20の表度値をカパーするように形成する。

次いで、CVDを行なって、第2級(D)に示すように、SiOi 膜25上にドープトポリシリコンを被替させ、第2配機層としてのドープトポリシリコン膜26を、スルーホール21の内周面及び養板20の変数面に形成する。

#### (作用)

スルーホール内の配線を多層構造としたことにより、スルーホールについては必要とされる数が減り、怪についての制限も緩和され、スルーホールが形成し易くなる。

各配線間の越板の表裏面上への延在部に他の配線との接続部を設けたことにより、接続部を密接して配することが可能となり、表質面の配線層の機能化が可能となる。

#### (实施例)

第1 図は本発明のスルーホール内の多盟配線場 造の一実施例を示し、第2 図(A) 乃至(G) は 多顧配額構造の製造工程を示し、第3 図は第1 図 のスルーホール内の多層配線構造を適用した半導 体ディパイスチップ(半導体装置)を示す。

第1日の多路配線構造を、その製造工程に沿って説明する。

まず、第2図(A)に示すように厚さてが 300 ~ 500μのp – S i 基板20にスルーホール21

次いで、無酸化を行なって、上記談26の裏値全体に、即ちスルーホール内周面及び基板の上下面に、第2図(E)に示すように、第2種様處としてのSiOz 膜27を形成する。これにより、ドープトポリシリコン膜26が上下よりSiOz 膜25、27により挟まれた状態となる。

次いで、何びCVDを行なって、第2份(F)に示すように、SIO。膜27上にドープトポリシリコンを被替させ、第3配線度としてのドープトポリシリコン膜28を、スルーホール21の内周面及び基板の姿象面に形成する。

こ、で、戦形成方法として、拡散、無磁化及びCVDを用いているため、第2図(A)に示すようにスルーホール21の長さ & (接板20の厚さ tに等しい)が長くとも、前記の拡散圏24及び 吸25~28は共にスルーホール21の内周面に も破実に形成される。

次いで第2図(G)に示すように、スルーホールの部分をAu(又はPb/Sn)によりメッキし、良銭配線圏としてのAu腐29を形成する。

次に、第1図に示すように、整板の表面22及び裏面23のうちスルーホール21の間口の近傍の所定の個所を選択的にエッチングしてコンタクトホール31~34を形成し、接続部としてのパッド35~38を形成し、パッド35~38及びAU届29の上下増部29a.29bを除いて、PSG製の組練層39.40を形成する。

バッド35.36は夫々ドープトポリシリコン 数26、28の基板表面22側への延在部26a. 28 aに設けてある。別のパッド37.38は夫 々ドープトポリシリコン設26.28の基板裏面 23 個への延在部26b.28 bに設けてある。

越版 2 0 の表面のパッド 3 5 と製面のパッド 3 7 とがドープトポリシリコン製 2 6 により結線 されている。パッド 3 6 とパッド 3 8 とは、別のドープトポリシリコン製 2 8 により結線されている。上端部 2 9 a と下端部 2 9 b とは、スルーホール 2 1 内の人 2 屋 2 9 自体により 電気的に接続されている。

更には、第1図中、二点鎖線で示すように、基

板20の表面22例に表面記線41をその一端がパッド35,36及び螺部29 a等と接続され、他端が母板20上の半導体ディバイス単く図示せず)と接続されるようにして形成する。表面配線41の一部の他端にはチップ積層用のパンプ(図示せず)が形成される。同じく、弱板20の裏面23個にも、裏面配線42をその一端がパッド 37,38及び鏡部29b等と接続されるようにして形成する。他端にはチップ積層用のパンプ(図面に形成する。他端にはチップ積層用のパンプ(図示せず)が形成される。

こ、で、パッド35~38、上下端部29a. 29bは比較的自由度をもって近後して配されており、表面配給41及び裏面配給42は共に数額に形成される。

特にパッド35~38についてみると、これが 接続される相手との関係で接続がし易い位置に配 することが出来、表面配験41及び裏面配線42 をパターニングがし易い構造とし得る。

以上により、内型配轄を多層構造としてなる第 3 図中一の半導体ディパイスチップ 5 0 が得られ

**5**.

この半導体ディバイスチップ50は、第3数に 示すように半導体マザーチップ51上にパンプ 52、53を利用して実装される。更にチップ 50と略同じ構造の半導体ディバイスチップ54。 55がチップ50上に積層して実装され、三段構 造の半導体装留56が得られる。

#### (នះ គេលេឃាធ)

本発明によれば、スルーホール内の配線が多面 構造であるため、従来の様に単層構造である場合 に比べて、スルーホールの数を少なくすることが 出来、スルーホールの径の制限が緩和され、スル ルーホールを容易に形成することが出来、しかも 複数の接続部が近接して配されるため、表面に微 類な配線を形成することが出来、例えば多層に積 関して実積される半導体ディバイスチップに適用 して有効である。

#### 4. 図面の簡単な説明

第1図は本発明のスルーホール内の多層配線機 費の一実施例を示す図、

第2図(A)乃至(G)はスルーホール内の多 回配盤維造の製造工程を示す図、

第3日は第1日のスルーホール内の多層配線機 避を内部配線として適用してなる半導体質置を 派す際。

第4回は内部配線が単層構造である半導体装置 を示す因である。

題において、


20はp-Si 版板、

2 1 はスルーホール、

- 22は表面、
- 23は悪面、
- 24はカー拡散層、
- 25, 27はSiO: 膜、
- 26.28はドープトポリシリコン膜、
- 26a, 26b. 28a, 28bは垂在郁、
- 29 はA U 磨、
- 31~34はコンタクトホール、
- 35~38はパッド、
- 39, 40は絶縁期、
- 411 は表面配益層、
- 42は真面配線層、
- 50,54,55は半準休ディパイスチップ、
- 56は半導体装置である。


代理人 弁理士 井 桁






本発明のスルーホール内の多層配線構造の 一実施例を示す図

第 1 图




スルーホール内に多層配線を形成する工程を説明する図 第2図(1)



# 5.6 半導体発揮 -5.5 -5.4 -5.0 半導体等パパッズテップ 5.2 5.3 5.1

本発明の多層配線構造を適用してかる 半導体装置を示す図 第 3 図



内部配線が単層構造である 半導体変置を示す図 第4図